MICROWAVE HIGH OUTPUT AMPLIFIER

Patent number:

JP7307626

Publication date:

1995-11-21

Inventor:

KIYONO KIYOHARU

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:


H03F3/60; H01P5/02; H01P5/08; H01P5/12; H03F3/20

- european:

Application number: JP19940098615 19940512 Priority number(s): JP19940098615 19940512

Abstract of JP7307626

PURPOSE:To raise the output of a microwave high output amplifier by providing a strip along the propagation direction of microwaves on a strip line and physically and approximately equalizing a route length from an input terminal to the center part or both end parts of a semiconductor amplifier element or the like. CONSTITUTION: Microwave signals made incident from the input terminal 4 are passed through an input matching circuit 5 composed of a microstrip line 2, supplied to the center part and both end parts of an FET 1 in common-mode and respectively amplified. Further, the amplified respective microwave signals are synthesized in the common-mode through an output matching circuit 8 composed of the microstrip line 6 and supplied through an output terminal 7 to the loads of an antenna or the like. In this amplifier, by providing the slits 10 and 11 respectively on the microstrip lines 2 and 6 for constituting the input matching circuit 5 and the output matching circuit 8, the route lengths of the microwaves from the input terminal 4 to the output terminal 7 passing through the center part and both end parts of the FET 1 are approximately equalized and the output of the amplifier is increased.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-307626

(43)公開日 平成7年(1995)11月21日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	F I	技術表示箇所
H03F	3/60				
H01P	5/02	A			
	5/08	L			
	5/12				
H03F	3/20		8839-5 J		
	•			審查請求	未請求 請求項の数12 OL (全 17 頁)
(21) 出願番号		特顯平6-98615		(71)出顧人	000006013
					三菱電機株式会社
(22)出願日		平成6年(1994)5月12日			東京都千代田区丸の内二丁目2番3号
				(72)発明者	鎌倉市上町屋325番地 三菱電機株式会社
					鎌倉製作所内
				(74)代理人	弁理士 高田 守
•					


マイクロ波高出力増幅器 (54) 【発明の名称】

(57) 【要約】

マイクロ波髙出力増幅器の髙出力化を図るこ 【目的】 とを目的とする。

入力整合回路あるいは出力整合回路の少なく 【構成】 とも一方をマイクロストリップ線路で形成し、マイクロ 波高出力増幅器の入力端末から出力端子までのFETの 中央部及び両端部を通るマイクロ波の経路長を物理的に ほぼ等しくするスリットをマイクロ波の伝ぱん方向に沿 ってマイクロストリップ線路上に設けた。

【効果】 入力端子から出力端子までのFETの中央部 及び両端部を通るマイクロ波の経路長を等しくすること により、FETの各部を同相で動作させることができ、 マイクロ波高出力増幅器の高出力化を図ることができる 効果がある。



1: F E T

5:入力整合回路

9: 金属細線

2:マイクロ ストリップ保路 6:マイクロ ストリップ 線路

10:スリット 11: スリット

3: 誘電体基板

7: 出力端子 8: 出力整合回路

20

1

【特許請求の範囲】

【請求項1】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路あるいは出力整合回路の少なくとも一方を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、かつ、マイクロ波の伝ばん方向に沿って、上記、マイクロストリップ線路上には入力端子から出力端子までの上記半導体素子の中央部あるいは両端部を通るマイクロ波信号の経路長がほぼ等しくなるようなスリットを設けたことを特徴とするマイクロ波高出力増幅器。

【請求項2】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路あるいは出力整合回路の少なくとも一方を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、かつ、マイクロ波の伝ばん方向と垂直方向をなす上記、マイクロストリップ線路の両端にマイクロストリップ線路に対して、直列にキャパシタを装荷したことを特徴とするマイクロ波高出力増幅器。

【請求項3】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路あるいは出力整合回路の少なくとも一方を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、かつ、上記、マイクロストリップ線路と半導体増幅素子との接続部近傍のマイクロストリップ線路上に絶縁体膜を設けるとともに、上記、絶縁体膜上には一端がマイクロストリップ線路に接続され、所要周波数帯で長さが1/4波長より短い先端開放線路を設けることを特徴とするマイクロ波高出力増幅器。

【請求項4】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路あるいは出力整合回路の少なくとも一方を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、かつ、上記、マイクロストリップ線路と半導体増幅素子との接続部近傍のマイクロストリップ線路のほぼ中央部に所要周波数帯で1/4波長より短い先端開放線路が形成されるようなコの字形のスリットを設けたことを特徴とするマイクロ波高出力増幅器。

【請求項5】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、かつ、上記、マイクロストリップ線路の中央部からマイクロ波の伝ばん方向と垂直をなす方向に向かって徐々に抵抗値が大きくなる抵抗を上記、マイクロストリップ線路に直列に装荷したことを特徴とするマイクロ波高出力増幅器。

【請求項6】 上記、抵抗の一部を金属細線で短絡した 50

ことを特徴とする請求項5記載のマイクロ波高出力増幅 器。

【請求項7】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、入力整合回路あるいは出力整合回路の少なくとも一方を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、上記、マイクロストリップ線路のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリットを設けたことを特徴とするマイクロ波高出力増幅器。

【請求項8】 上記、マイクロストリップ線路のほぼ中央部にマイクロ波の伝ばん方向に沿って設けられたスリットにより分離されたマイクロストリップ線路間を接続する抵抗を上記スリット内に設けたことを特徴とする請求項7記載のマイクロ波高出力増幅器。

【請求項9】 上記、マイクロストリップ線路のほぼ中央部にマイクロ波の伝ばん方向に沿って設けられたスリットの一部を跨ぐように配置された金属細線でマイクロストリップ線路の局部間を接続したことを特徴とする請求項7又は8記載のマイクロ波高出力増幅器。

【請求項10】 入力整合回路と出力整合回路と半導体増幅素子とから成るマイクロ波高出力増幅器において、上記、出力整合回路を誘電体基板あるいは半導体基板上に形成されたマイクロストリップ線路で構成し、上記、マイクロストリップ線路と半導体増幅素子との接続部近傍のマイクロストリップ線路上に、高調波でほぼ1/4波長の先端開放線路が形成されるようにコの字形のスリットを設けたことを特徴とするマイクロ波高出力増幅器。

30 【請求項11】 入力整合回路と出力整合回路と半導体 増幅素子とから成るマイクロ波高出力増幅器において、 上記、出力整合回路として、誘電体基板あるいは半導体 基板上に形成されたマイクロストリップ線路で構成し、 上記、マイクロストリップ線路と半導体増幅素子との接 続部近傍のマイクロストリップ線路上に、絶縁体膜を設 け、かつ、上記、絶縁体膜上には一端がマイクロストリップ線路に接続され、長さが高調波に対してほぼ1/4 波長の先端開放線路を設けたことを特徴とするマイクロ 波高出力増幅器。

【請求項12】 入力整合回路と出力整合回路と半導体 増幅素子とから成るマイクロ波高出力増幅器において、 上記、出力整合回路を誘電体基板あるいは半導体基板上 に形成されたマイクロストリップ線路で構成し、上記、 マイクロストリップ線路上の出力端子側の一端に絶縁体 膜を設けるとともに、上記、絶縁体膜上には一端がマイクロストリップ線路に接続され、長さが高調波でほぼ1 /4波長の先端開放線路を設けたことを特徴とするマイクロ波高出力増幅器。

【発明の詳細な説明】

0 [0001]

【産業上の利用分野】この発明はレーダあるいは通信等 に用いるマイクロ波髙出力増幅器に関するものである。

【従来の技術】近年、FET等の半導体増幅素子の高周 波化、高出力化が進み、レーダあるいは通信用の高出力 増幅器として、半導体増幅素子を用いたものが一般に用 いられている。図15は例えば電子情報通信学会、マイ クロ波研究会資料MW88-52に記載された従来のマ イクロ波高出力増幅器の斜視図である。公知資料では入 出力整合回路として、マイクロストリップ線路から成る 2段のインピーダンス変成器を用いた場合について示し ているが、ここでは説明を簡単にするために、入出力整 合回路として、マイクロストリップ線路から成る1段の インピーダンス変成器を用い、かつ、半導体増幅素子と してFETを用いた場合について述べる。図において、 1は半導体増幅素子の一つであるFET、2はマイクロ ストリップ線路、3は誘電体基板、4は入力端子、5は 入力整合回路、6はマイクロストリップ線路、7は出力 端子、8は出力整合回路、9は金属細線である。このマ イクロ波高出力増幅器はチップ状のFET1とFET1 の入出力部にそれぞれ設けた入力整合回路5、出力整合 回路8とからなり、入力整合回路5とFET1間及び出 力整合回路8とFET1間を金属細線9によりそれぞれ 接続した構成のものである。入力整合回路5はアルミナ セラミック基板等の誘電体基板3上に形成されたマイク ロストリップ線路2からなり、マイクロストリップ線路 2の一端には入力端子4が接続されている。また、マイ クロストリップ線路2の長さ及び特性インピーダンスは FET1の入力インピーダンスと入力端子4に接続され る電源インピーダンスとを整合させるような値に選ばれ 30 ており、通常、長さは所要周波数帯で1/4波長に、特 性インピーダンスはFET1の入力インピーダンスと電 源インピーダンスとの相乗平均値に選ばれている。この ように入力整合回路5はFET1の入力インピーダンス と電源インピーダンスとを整合させる働きを有し、長さ が約1/4波長のマイクロストリップ線路2からなる1 段のインピーダンス変成器となっている。一方、出力整 合回路8は誘電体基板3上に形成されたマイクロストリ ップ線路6からなり、マイクロストリップ線路6の一端 には出力端子7が接続されている。この出力整合回路8 はFET1の出力インピーダンスと出力端子7に接続さ れる負荷インピーダンスとを整合させるために設けてお り、マイクロストリップ線路6の長さ及び特性インピー ダンスはそれぞれ1/4波長及びFET1の出力インピ ーダンスと負荷インピーダンスとの相乗平均値に選ばれ ている。従って、出力整合回路8も入力整合回路5と同 様に、長さが約1/4波長のマイクロストリップ線路6 からなる1段のインピーダンス変成器となっている。さ らに、増幅器出力は使用するFET1のゲート幅に依存 するため、所望の出力が得られるようなゲート幅のFE

T1が用いられており、通常、FET1はゲート幅10 mm当り3wの出力が得られる。

【0003】次に動作について説明する。マイクロ波高 出力増幅器の入力端子4から入射したマイクロ波信号は 入力整合回路5を通り、FET1に供給される。供給さ れたマイクロ波信号はFET1で増幅され、出力整合回 路8を介して出力端子7に出力され、さらに、アンテナ 等の負荷へ供給される。このように所望のゲート幅のF ET1を用い、FET1の入力インピーダンスと電源イ ンピーダンス、FET1の出力インピーダンスと負荷イ ンピーダンスとを整合させる入力整合回路5、出力整合 回路8をFET1の入出力部にそれぞれ設けることによ り、マイクロ波髙出力増幅器を実現することができる。 [0004]

【発明が解決しようとする課題】近年、マイクロ波高出 力増幅器には高周波化、高出力化が増々要求されるよう になって来ている。このため、高周波帯においても波長 に比べて無視できないチップサイズの大きなゲート幅の 広いFET1が用いられるようになった。このようなゲ ート幅の広いFET1を高周波帯で使用する場合、次の ような問題点が発生する。図16(a)~(c)はマイ クロ波の信号の流れを示すモデル図である。図16

(a) はFET1の各部を通るマイクロ波信号に位相差 が生じることを表わす図で、図16(b)はFET1の 各部に供給されるマイクロ波信号に振幅差が生じること を表わしている。また、図16(c)はFET1の一部 から発生したマイクロ波信号が入力整合回路5、FET 1の他の部分および出力整合回路8を通って再び戻るこ とを表わしている。

【0005】図16(a)において、入力端子4から入 射したマイクロ波信号はマイクロストリップ線路2の左 端で実線のようにFET1の両端部に供給されるもの と、破線のようにFET1の中央部に供給されるものと に分かれる。分かれたマイクロ波信号はFET1の両端 部と中央部でそれぞれ増幅され、さらにマイクロストリ ップ線路6を通って、マイクロストリップ線路6の右端 で合成される。このように、FET1の中央部を通るよ りは両端を通る方が線路長が長くなり、FET1の中央 部を通るマイクロ波信号に比べ両端を通るマイクロ波信 号の位相が遅れることになる。従って、FET1の各部 を通るマイクロ波信号に位相差が生じ、合成効率が低下 する。このため、ゲート幅の広いFET1を用いても大 きな出力が得られない問題点があった。

【0006】また、図16(b)に示すように、マイク ロストリップ線路2,6では中央部よりも両端の方がマ イクロ波信号の電流密度が高くなる。このため、FET 1の中央部に比べ両端部には大きな振幅のマイクロ波信 号が供給される。従って、FET1の両端部は過飽和状 態で動作するのに対し、中央部はあまり飽和しない状態 で動作するようになる。このように入力端子4から入射

したマイクロ波信号はFET1で増幅される際、FET 1の各部に振幅差が生じるため、増幅されたマイクロ波 信号がマイクロストリップ線路6の出力端子7側で、効 率良く合成されなくなり、この場合も大きな出力が得ら れない問題点がある。

【0007】また、図16(c)に示すようにゲート幅 の大きなFET1を用いた場合、FET1の内部の一部 で発生した不要なマイクロ波信号がマイクロストリップ 線路2、FET1の他の部分およびマイクロストリップ 線路6を通って再びもとに戻る場合がある。これはFE T1のゲート幅が増大するとFET1を構成するFET セルが均一に製作できなくなり、また、マイクロストリ ップ線路2,6の幅が波長に比べ無視できなくなる場合 に生じる。このように波長に比べゲート幅の大きさFE T1を用い、また、幅の広いマイクロストリップ線路 2,6を用いてマイクロ波高出力増幅器を構成した場 合、FET1の一部とマイクロストリップ線路2,6と で正帰還回路が形成され発振してしまう問題点もあっ た。

【0008】さらに、通信等に用いるマイクロ高出力増 幅器ではFET1の非線形特性により発生する高調波が 問題となる場合が多い。図15に示す従来のマイクロ波 高出力増幅器ではこのような高調波を抑圧する機能がな いため、マイクロ波髙出力増幅器の出力端子7に大きな 高調波が出力されてしまう問題点もあった。

【0009】この発明は上記のような課題を解消するた めになされたもので、出力を向上させることができると ともに、高安定で高調波の低いマイクロ波高出力増幅器 を得ることを目的とする。

[0010]

【課題を解決するための手段】この発明に係るマイクロ 波高出力増幅器の実施例1では入力整合回路あるいは出 力整合回路の少なくとも一方を、マイクロストリップ線 路で構成し、かつ、このマイクロストリップ線路上には 入力端子から出力端子に至るFETの各部を通るマイク 口波信号の経路長が等しくなるようなスリットをマイク 口波の伝ばん方向に沿って設けたものである。

【0011】また、この発明に係るマイクロ波高出力増 幅器の実施例2では入力整合回路あるいは出力整合回路 の少なくとも一方を、マイクロストリップ線路で構成 し、かつ、マイクロ波の伝ばん方向と垂直をなすこのマ イクロストリップ線路の両端部にはマイクロストリップ 線路と直列接続されるようにキャパシタを装荷したもの である。

【0012】また、この発明に係るマイクロ波高出力増 幅器の実施例3では、入力整合回路あるいは出力整合回 路の少なくとも一方を、マイクロストリップ線路で構成 し、かつ、マイクロストリップ線路とFETとの接続部 近傍のマイクロストリップ線路上に絶縁体膜を設け、さ らに、この絶縁体膜上には一端がマイクロストリップ線 50

路に接続された所要の周波数帯で1/4波長より短い先 端開放線路を設けたものである。

【0013】また、この発明に係るマイクロ波高出力増 幅器の実施例4では入力整合回路あるいは出力整合回路 の少なくとも一方を、マイクロストリップ線路で構成、 このマイクロストリップ線路とFETとの接続部近傍の マイクロストリップ線路のほぼ中央部に所望の周波数帯 で1/4波長より短い先端開放線路が形成されるような コの字形のスリットを設けたものである。

【0014】また、この発明に係るマイクロ波髙出力増 幅器の実施例5では入力整合回路をマイクロストリップ 線路で構成し、かつ、このマイクロストリップ線路の中 央部からマイクロ波の伝ばん方向と垂直をなす方向に向 って徐々に抵抗値が大きくなるような抵抗をマイクロス トリップ線路に直列に装荷したものである。

【0015】また、この発明に係るマイクロ波高出力増 幅器の実施例6では入力整合回路をマイクロストリップ 線路で構成し、かつ、このマイクロストリップ線路の中 央部からマイクロ波の伝ぱん方向と垂直をなす方向に向 かって、徐々に抵抗値が大きくなるような抵抗をマイク ロストリップ線路に直列に装荷し、さらにこの抵抗の一 部を金属細線で短絡したものである。

【0016】また、この発明に係るマイクロ波高出力増 幅器の実施例7では入力整合回路あるいは出力整合回路 の少なくとも一方を、マイクロストリップ線路で構成 し、このマイクロストリップ線路のほぼ中央部にマイク ロ波の伝ぱん方向に沿ってスリットを設けたものであ

【0017】また、この発明に係るマイクロ波高出力増 幅器の実施例8では実施例7で示したスリット内にマイ クロストリップ線路間を接続する抵抗を設けたものであ る。

【0018】また、この発明に係るマイクロ波高出力増 幅器の実施例9では実施例7,8で示したスリットを跨 ぐように配置され、かつ、マイクロストリップ線路間を 接続する金属細線を設けたものである。

【0019】また、この発明に係るマイクロ波高出力増 幅器の実施例10では出力整合回路をマイクロストリッ プ線路で構成し、このマイクロストリップ線路とFET との接続部近傍のマイクロストリップ線路上に、高調波 40 に対して長さがほぼ1/4波長の先端開放線路が形成さ れるようなコの字形のスリットを設けたものである。

【0020】さらに、この発明に係るマイクロ波高出力 増幅器の実施例11では出力整合回路をマイクロストリ ップ線路で構成し、このマイクロストリップ線路とFE Tとの接続部近傍のマイクロストリップ線路上に絶縁体 膜を設けるとともに、この絶縁体膜上には長さが高調波 に対してほぼ1/4波長を有し、一端がマイクロストリ ップ線路に接続された先端開放線路を設けたものであ

20

30

7

【0021】さらに、また、この発明に係るマイクロ波高出力増幅器の実施例12では出力整合回路をマイクロストリップ線路で構成し、このマイクロストリップ線路の出力端子側の一端に絶縁体膜を設けるとともに、絶縁体膜上には一端がマイクロストリップ線路に接続され、長さが高調波でほぼ1/4波長の先端開放線路を設けたものである。

[0022]

【作用】この発明に係るマイクロ波高出力増幅器の実施例1では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路に、マイクロ波の伝ばん方向に沿ってスリットを設けることにより、FETの各部を通る入力端子から出力端子までの経路調即ち電気長をほぼ一定にできる。

【0023】この発明に係るマイクロ波高出力増幅器の 実施例2では入力整合回路あるいは出力整合回路を構成 するマイクロストリップ線路の両端に、マイクロストリ ップ線路に直列接続されるようにキャパシタを設けるこ とにより、マイクロストリップ線路の両端部の位相を進 めることができ、FETの各部を通る入力端子から出力 端子までの電気長をほぼ一定にできる。

【0024】また、この発明に係るマイクロ波高出力増幅器の実施例3では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路上のFETとの接続部近傍に絶縁体膜上に形成された先端開放線路を接続することにより、マイクロストリップ線路の中央部の位相を遅らせることができ、FETの各部を通る入力端子から出力端子までの電気長をほぼ一定にできる。

【0025】また、この発明に係るマイクロ波高出力増幅器の実施例4では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路のFETとの接続部近傍にコの字形のスリットを設けることにより、簡単な構成がマイクロストリップ線路上の位相を調整でき、FETの各部を通る入力端子から出力端子までの電気長をほぼ一定にできる。

【0026】また、この発明に係るマイクロ波高出力増幅器の実施例5では入力整合回路を構成するマイクロストリップ線路に直列に、マイクロストリップ線路の中央部から両端部に向かって徐々に抵抗値が大きくなる抵抗を装荷することにより、FETの各部に供給されるマイクロ波信号の振幅をほぼ一定にできる。

【0027】また、この発明に係るマイクロ波高出力増幅器の実施例6では入力整合回路を構成するマイクロストリップ線路に、マイクロストリップ線路の中央部から両端部に向かって徐々に抵抗値が大きくなる抵抗を直列に装荷し、この抵抗の一部を金属細線で短絡することにより、抵抗で減衰されるマイクロ波信号の減衰量を調整することができFETの各部に供給されるマイクロ波信号の振幅をより等しくできる。

【0028】また、この発明に係るマイクロ波高出力増 50

Я

幅器の実施例7では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリットを設けることにより、FETの一部から発生した不要なマイクロ波信号が出力整合回路、FETの他の部分および入力整合回路を通って再びもとに戻るまでの電気長を設定できる。

【0029】また、この発明に係るマイクロ波高出力増幅器の実施例8では実施例7のスリット内に抵抗を設けることにより、FETの一部から発生した不要なマイクロ波信号が出力整合回路、FETの他の部分および入力整合回路を介してもとに戻るまでに、不要なマイクロ波信号を減衰させることができる。

【0030】また、この発明に係るマイクロ波高出力増幅器の実施例9では実施例7,8のスリットを跨ぐ金属細線でマイクロストリップ線路の局部間を短絡するにより、FETの一部から発生した不要なマイクロ波信号が出力整合回路、FETの他の部分および入力整合回路を介してもとに戻るマイクロ波の振幅と位相を可変できる。

【0031】また、この発明に係るマイクロ波高出力増幅器の実施例10では出力整合回路を構成するマイクロストリップ線路上のFETとの接続部近傍に、高調波に対して長さがほぼ1/4波長の先端開放線路が形成されるようなコの字形のスリットを設けることにより、FETから発生した高調波をFET近傍で短絡することができる。

【0032】また、この発明に係るマイクロ波高出力増幅器の実施例11では出力整合回路を構成するマイクロストリップ線路のFETとの接続部近傍に、絶縁体膜上に形成された長さが高調波に対して1/4波長の先端開放線路を装荷することにより、FET近傍でFETから発生した高調波を短絡することができる。

【0033】さらに、この発明に係るマイクロ波高出力増幅器の実施例12では出力整合回路を構成するマイクロストリップ線路上の出力端子側の一端に、絶縁体膜上に形成された長さが高調波でほぼ1/4波長の先端開放線路を設けることにより、FETから発生した高調波を短絡できるとともに、マイクロストリップ線路長を短くできる。

40 [0034]

【実施例】

実施例1.以下、この発明の一実施例を図について説明する。図1はFET1の各部を通り、入力端子4から出力端子7に到るマイクロ波信号の経路長を物理的にほぼ等しくできるこの発明のマイクロ波高出力増幅器の斜視図であり、その図において10,11はスリットである。この発明のマイクロ波高出力増幅器は図15に示した従来のものと基本的な回路構成は同じであるが、マイクロストリップ線路2,6上にそれぞれスリット10,1を設けている点が従来のものと異なる。即ち、マイ

20

クロストリップ線路2上のスリット10はマイクロスト リップ線路2の幅を2分割するようにマイクロストリッ プ線路2のほぼ中央部の入力端子4側に、また、スリッ ト11はマイクロストリップ線路2の両端から線路幅の 約1/4のFET1側にマイクロ波の伝ばん方向に沿っ てそれぞれ設けられている。また、マイクロストリップ 線路6上のスリット10,11はマイクロストリップ線 路2上のスリット10,11と同様の位置関係に設けら れている。このようにマイクロストリップ線路2,6上 に、マイクロ波の伝ぱん方向に沿って細長いスリット1 0, 11を設けることにより、入力端子4から入射した マイクロ波信号は図中の矢印の経路で伝ばんするように なる。即ち、入力端子4からのマイクロ波信号はマイク ロストリップ線路2上のスリット10で、ほぼ2等分配 され、さらにスリット11で4等分配されてFET1に 供給される。供給されたマイクロ波信号はFET1で増 幅され、マイクロストリップ線路6上の2個のスリット 11の出力端子7側でそれぞれ2合成され、さらにスリ ット10の出力端子7側で4合成されるようになる。こ のような経路でマイクロ波信号が伝ばんするため、入力 端子4からFET1の各部までの経路長及びFET1の 各部から出力端子7までの経路長を物理的にほぼ等しく できる。

【0035】次に動作について説明する。入力端子4か ら入射したマイクロ波信号はマイクロストリップ線路2 からなる入力整合回路5を通り、FET1の中央部及び 両端部に同相で供給され、そこでそれぞれ増幅される。 さらに増幅されたそれぞれのマイクロ波信号はマイクロ ストリップ線路6からなる出力整合回路8を介して同相 で合成され、出力端子7を介してアンテナ等の負荷へ供 給されるようになる。なお、マイクロストリップ線路 2, 6へ設けたスリット10, 11は細長い形状として おり、しかもマイクロ波の伝ばん方向に沿って設けられ ているため、この発明のマイクロ波高出力増幅器で用い ているマイクロストリップ線路2,6の特性インピーダ ンス及び電気長はスリット10,11のないものとほぼ 等しくなるため、増幅器特性へ与えるスリット10,1 1の影響は非常に小さい。以上に述べたように、この発 明のマイクロ波髙出力増幅器では入力整合回路5、出力 整合回路8を構成するマイクロストリップ線路2,6上 にそれぞれスリット10, 11を設けることにより、F ET1の中央部及び両端部を通る入力端子4から出力端 子7までのマイクロ波の経路長をほぼ等しくすることが できる。従って、FET1の中央部及び両端部を同相で 動作させることができ、かつ、FET1で増幅されたマ イクロ波信号と同相で合成できるため高出力化を図るこ とができる利点がある。

【0036】なお、上記実施例ではマイクロストリップ 線路2,6上にそれぞれ3個のスリット10,11を設 けた場合について示したが、この発明のマイクロ波高出 カ増幅器では図2に示すように、それ以上のスリット10,11を設けた場合であっても良い。このように多数のスリット10,11をマイクロストリップ2,6上に設けることにより、FET1の各部をより同相で動作させることができ、また、FET1の各部で増幅されたマイクロ波信号をより同相で合成するできるため、さらに高出力化が可能となる。また、スリット10,11をマイクロストリップ線路2,6にそれぞれ設けた場合について述べたが、いずれか一方に設けた場合であっても良い。この場合、スリット10,11をマイクロストリップ線路2,6にそれぞれ設けたものよりはやや出力が低下するが、スリット10,11を設けないものよりは出力向上が図れる。

【0037】以上の実施例ではマイクロストリップ線路 2,6上にスリット10,11を設けることにより、F ET1の中央部及び両端部を通る入力端子4から出力端 子7までの経路長を物理的にほぼ等しくする場合につい て述べた。この発明では経路長を電気的に等しくした場 合であっても良く、以下、この場合の実施例について述 べる。

【0038】実施例2. 図3 (a), (b) はFET1 の各部に供給されるマイクロ波の位相を電気的に等しく するマイクロ波髙出力増幅器の一実施例を示す斜視図で あり、図中、12はスリット、13はキャパシタ、14 は金属細線である。図3 (a) のマイクロ波高出力増幅 器ではマイクロ波の伝ばん方向と垂直方向をなすマイク ロストリップ線路2の両端から中央部に向かってスリッ ト12を設け、かつ、スリット12近傍のマイクロスト リップ線路2上に平行平板形のキャパシタ13を装着す るとともにキャパシタ13の上面の電極部とマイクロス トリップ線路2間をスリット12を跨ぐように配置した 金属細線14で接続したものである。このため、キャパ シタ13はマイクロストリップ線路12の両端部にマイ クロストリップ線路12に直列に装荷された構成とな る。従って、入力端子4から入射したマイクロ波信号は マイクロストリップ線路2の左端でマイクロストリップ 線路2の中央部を通るものと両端部を通るものとに分配 され、中央部を通るマイクロ波信号は直接FET1へと 進む。これに対して、両端部を通るマイクロ波信号は、 キャパシタ13を通った後、FET1に到達するように なる。このため入力端子4からFET1までの経路長は 図16(a)の従来例でも説明したように、マイクロス トリップ線路2の中央部を通るよりも両端部を通る方が 物理的に長くなり、位相が遅れる。ところが、マイクロ ストリップ線路2の両端部を通るマイクロ波信号はキャ パシタ13を通ることにより、位相が進むようになる。 即ち、キャパシタ13はマイクロ波信号の経路長を電気 的に短縮する働きがあり、マイクロ波の経路長が物理的 に長くなることによる位相遅れを補償することができ る。なお、キャパシタ13を通ることによるマイクロ波

の位相はキャパシタ13の値に依存し、キャパシタ13 の大きさが小さくなるほど位相は進むようになる。この ように、マイクロストリップ線路2の両端部に直列にキ ャパシタ13を装荷することにより、入力端子4からF ET1の中央部あるいは両端部までのマイクロ波の経路 長を電気的に等しくすることができる。 このため、FE T1の各部を同相で動作させることができ、マイクロ波 髙出力増幅器の髙出力化可能となる。

【0039】図3(a)ではキャパシタ13として平行 平板形のものを用いた場合について示したがこの発明の 10 マイクロ波高出力増幅器では図3 (b) の斜視図のよう に、マイクロストリップ線路2の両端部からクランク状 に切り込みを入れて構成したギャップキャパシタを用い ても良い。この場合、ギャップキャパシタはマイクロス トリップ線路2と同時に誘電体基板3上に形成でき、図 3 (a) に示すものよりは簡単な構成で安価にできる。 なお、図3(a), (b)に示す実施例ではキャパシタ 13をマイクロストリップ線路2に装荷した場合につい て示したが、マイクロストリップ線路6に装荷した場合 であっても良い。また、キャパシタ13をマイクロスト リップ線路2と6にそれぞれ装荷することにより、FE T1の各部を同位相で動作させることができ、かつ、同 相で合成できるため、より高出力化を図ることが可能と なる。

【0040】実施例3. 図4 (a), (b) はFET1 の各部に供給されるマイクロ波の位相を電気的に等し く、髙出力化を図るためのマイクロ波髙出力増幅器の他 の実施例を示す斜視図であり、図中、15は絶縁体膜、 16は所要周波数帯で1/4波長よりも長さが短い先端 開放線路である。図4 (a) に示すマイクロ波高出力増 幅器ではFET1近傍のマイクロストリップ線路2のほ ぼ中央部に絶縁体膜15を設け、この絶縁体膜15には 一端がマイクロストリップ線路2に接続された先端開放 線路16が設けられている。このようにマイクロストリ ップ線路2の中央部に所望の周波数で1/4波長よりも 短い長さの先端開放線路16を接続することにより、マ イクロストリップ線路2のFET1側中央部に並列にキ ャパシタが装荷されたものと見なすことができる。この ように並列に装荷されたキャパシタはマイクロ波の位相 を遅らせる働きがある。従って、入力端子4から入射 し、マイクロストリップ線路2の中央部をFET1に向 かって進むマイクロ波信号の位相を先端開放線路16で 遅らせることができ、先端開放線路16の幅が広く、長 さが1/4波長に近くなるほど位相遅れが大きくなる。 このためマイクロストリップ線路2の中央部と両端部を 通るマイクロ波の経路長の違いによる位相差を補償する ような先端開放線路16の線路幅と長さを選ぶことによ り、FET1の中央部と両端部に到達するマイクロ波の 位相をほぼ等しくすることができる。これにより、FE T1の各部を同相で動作させることができ、高出力化を 図ることができる。また、先端開放線路16をマイクロ ストリップ線路2の特性インピーダンス、電気長への影 響が小さいマイクロストリップ線路2上に形成すること により、先端開放線路16とマイクロストリップ線路2 とを独立に設計できるためマイクロ波髙出力増幅器の設 計が容易となる。

12

【0041】図4(a)に示す実施例ではマイクロスト リップ線路2の中央部を通るマイクロ波の位相を遅らせ るのに1個の先端開放線路16を用いた場合について示 したが、図4(b)に示すように中央部から両端部にな るほど長さが短くなる複数個の先端開放線路16を用い た場合であっても良い。このような構成にすることによ り、入力端子4からFET1の各部へ到達するマイクロ 波の位相をより等しくすることができ、より高出力化を 図ることができる。また、これらの実施例ではマイクロ ストリップ線路2にのみ先端開放線路16を設けた場合 について述べたが、マイクロストリップ線路bに先端開 放線路16を設けた場合であっても良く、これらのマイ クロストリップ線路2,6上に先端開放線路16を実現 するにはモノリシックマイクロ波集積回路技術等を用い ることにより容易である。なお、図3 (a)、(b)に 示した実施例2ではマイクロストリップ線路2の両端部 を通るマイクロ波の位相を進ませてFET1の各部に到 達する位相を等しくするのに対して、図4(a),

(b) に示す実施例3ではマイクロストリップ線路2の 中央部を通るマイクロ波の位相を遅らせてFET1の各 部に到達する位相を等しくしている。

【0042】実施例4. 図5 (a), (b) はFET1 の各部に供給されるマイクロ波の位相を電気的に等しく し、高出力化を図るためのマイクロ波高出力増幅器のさ らに他の実施例を示す斜視図であり、これらの図におい て17はコの字形のスリットである。これらの図に示す ようにこの発明のマイクロ波髙出力増幅器は、マイクロ ストリップ線路2のFET1近傍の中央部に1個のコの 字形のスリット17を設けた構成のものであり、このス リット17により、一端がマイクロストリップ線路2に 接続された先端開放線路16がマイクロストリップ線路 2と同一平面上に形成されている。このような先端開放 線路16もまたマイクロストリップ線路2の中央部に並 列にキャパシタを装荷する働きを有し、この場合も入力 40 端子4からマイクロストリップ線路2の中央部をFET 1 へ向かって進むマイクロ波信号の位相を遅らせること ができる。この位相遅れは先端開放線路16の幅と長さ に依存するため、所望のキャパシタが得られるような先 端開放線路16の形状、即ち、スリット17の形状を選 ぶことにより位相量を設定できる。従って、この実施例 においても実施例3と同様にマイクロストリップ線路2 の中央部にキャパシタを装荷した構成となるため、入力 端子4からFET1の各部に到達するマイクロ波の位相 をほぼ一定にでき、髙出力化を図ることが可能となる。

なお、図5 (a) と図5 (b) とは基本的な回路構成は 同じであるが、両者の違いは図5(a)では1個のFE T1を用いた場合、図5(b)では2個のFET1を用 いた場合であり、この発明のマイクロ波高出力増幅器で は2個以上のFET1を用いた場合であっても良い。ま た、コの字形のスリット17を複数個、マイクロストリ ップ線路2上に設けた場合であっても良く、マイクロス トリップ線路6上に設けたものであっても良い。以上述 べたようにマイクロストリップ線路2のFET1側の中 央部にコの字形のスリット17で形成された先端開放線 路16を装荷することにより、入力端子4から入射した マイクロ波信号の位相をFET1端で揃えることがで き、高出力化を図ることができる。また、この実施例で は先端開放線路16をマイクロストリップ線路2と同一 面上に構成できるため、図4 (a), (b) に示した実 施例3のように先端開放線路を立体的に構成する必要が なく、通常のマイクロ波集積回路技術で実現でき、安価 なマイクロ波高出力増幅器を得ることができる利点があ る。

【0043】以上述べた実施例1~実施例4では入力端4から出力端子7までのFET1の中央部及び両端部を通るマイクロ波の経路長を等しくすることによりマイクロ波高出力増幅器の高出力化を図る方法について述べた。しかし、さらに高出力化を図るにはFET1の各部を同相、同振幅で動作させ、かつ、FET1からの出力を同相、同振幅で合成する必要がある。以下、FET1の各部を同振幅が動作させるため実施例について述べる。

【0044】実施例5. 図6 (a), (b) はFET1 の中央部及び両端部に供給されるマイクロ波の振幅を等 しくし、高出力化を図るためのマイクロ波高出力増幅器 の一実施例を示す斜視図であり、図中、18は抵抗であ る。図6 (a) に示したマイクロ波髙出力増幅器ではマ イクロストリップ線路2に直列に、マイクロ波の伝ばん 方向と垂直をなす方向、つまり、マイクロストリップ線 路2の中央部から両端部に向かって抵抗値が大きくなる 複数個の抵抗18を設けたものであり、抵抗18はマイ クロストリップ線路2と同時にマイクロ波集積回路技術 により誘電体基板3上に構成されている。このように中 央部よりも両端部の方が大きな抵抗値の抵抗18をマイ クロストリップ線路2に直列に装荷することにより、入 力端子4から入射し、マイクロストリップ線路2を伝ば んするマイクロ波信号は図の矢印で示すように中央部よ りも両端部を通る方が大きく減衰される。このため、入 力端子4から入射し、マイクロストリップ線路2の両端 部を通る振幅の大きなマイクロ波信号は大きく減衰され るようになる。従って、FET1の中央部及び両端部に 供給されるマイクロ波信号の振幅をほぼ等しくでき、F ET1を同振幅で動作させることができるため高出力を 図ることができる。特にこのマイクロ波高出力増幅器で 14

はFET1の入力側に直列に抵抗18が装荷される構成となるため、利得はやや低くなるが高安定なマイクロ波高出力増幅器を得ることもできる。なお、上記、実施例ではマイクロストリップ線路2に直列に3個の抵抗18を装荷した場合について述べたが、この発明のマイクロ波高出力増幅器では、図6(b)に示すようにマイクロストリップ線路2の中央部から両端部に向かって徐々に幅が広がるような1個の抵抗18を設けた場合であっても良い。

【0045】実施例6. 図7 (a), (b) はFET1 の各部に供給されるマイクロ波の振幅を等しくし、髙出 力化を図ることができるマイクロ波高出力増幅器の他の 実施例を示す斜視図であり、図7 (a)はマイクロスト リップ線路2の両端部にのみ抵抗18を装荷した場合、 図7(b)はマイクロストリップ線路2の中央部から両 端部まで抵抗18を装荷した場合である。これらは図6 (a), (b) に示した実施例5のものと基本的な回路 構成は同じであるが、この発明のマイクロ波高出力増幅 器ではマイクロストリップ線路2に直列に装荷した抵抗 18の一部を金属細線14で短絡したものである。これ により抵抗18でのマイクロ波の減衰量を決めることが できる。即ち、金属細線14の長さが短く、本数が多い ほど、短絡近傍での抵抗18によるマイクロ波の減衰量 が小さくなる。以上のように、この発明のマイクロ波高 出力増幅器では抵抗18の一部を金属細線14で短絡す ることにより、その近傍での抵抗18によるマイクロ波 の減衰量を可変することができ、入力端子4から入射し たマイクロ波信号のFET1端での振幅をより等しくす ることができる。これにより、FET1の各部を同振幅 で動作させることができ、より高出力化を図ることがで きる。なお、実施例5, 6ではFET1の各部でのマイ クロ波の振幅をほぼ等しくする方法について述べたが、 この発明ではこれらの手法と先に実施例1~4で述べた 位相を等しくする手法とを組み合せて用いることによ り、さらに高出力化を図ることができる。

【0046】上記、実施例1~実施例6では入力端子4から入射したマイクロ波の位相あるいは振幅をFET1の中央部及び両端部で揃え、FET1の各部を均一動作させることによりマイクロ波高出力増幅器の高出力化を図る方法について述べた。次に、この発明の第二の目的である発振防止について述べる。

【0047】実施例7.図8(a),(b)は入力整合回路5、出力整合回路8を含むFET1内で生じる発振を防止するためのマイクロ波高出力増幅器の一実施例を示す斜視図である。図8(a)において、この発明のマイクロ波高出力増幅器では入力整合回路5を形成するマイクロストリップ線路2のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット10を設けた構成にしている。これにより、例えばFET1の一端、即ちa部で発生した不要なマイクロ波信号を図中の矢印で示すよう

に、出力整合回路8を形成するマイクロストリップ線路 6 及びFET1の他端を通り、さらにマイクロストリッ プ線路2上のスリット10の入力端子4側を通って、再 びFET1のa部に戻るようになる。即ち、この発明の ようにマイクロストリップ線路2の中央部にスリット1 Oを設けることにより、FET1のa部で発生した不要 なマイクロ波信号が再びa 部に戻るまでの電気長φを変 えることができる。一般に増幅器が発振するための条件 としてφが360°の整数倍で、かつa部で発生したマ イクロ波信号の振幅よりも再び a に戻った時の振幅が大 きい場合にそれを満足する周波数で発振する。特にマイ クロストリップ線路2, 6の幅及びFET1のゲート幅 は広い場合、低周波帯においてもφが360°の整数倍 となり、かつ、FET1自身の利得も非常に高いため低 周波帯で発振することが多い。従って、この発明のよう にマイクロストリップ線路2にスリット10を設け、発 振条件を避けるような電気長になるようにスリット10 長を選ぶことにより発振を防止することができる。な お、細長い形状のスリット10をマイクロ波の伝ばん方 向に沿ってマイクロストリップ線路2上に設けることに より、マイクロストリップ線路2の特性インピーダンス 及び電気長への影響が非常小さいため、増幅特性が劣化 してしまうこともない。また、スリット10をマイクロ ストリップ線路2の中央部に設けることにより、発振防 止できる周波数帯を広くすることが可能である。図7

(b) はFET1から発生した不要なマイクロ波信号が再びもとに戻るまでの電気長を変えるための他の実施例であり、この発明のようにマイクロストリップ線路6にもスリット10を設けた場合でも同様の効果がある。

【0048】以上のように、マイクロストリップ線路2 あるいはマイクロストリップ線路6のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット10を設けることにより、FET1の一部で発生した不要なマイクロ波信号が再びもとに戻るまでの電気長を変えることができ、スリット10の長さを発振条件を満足しない長さに設定することにより、発振を防止することができる効果がある。

【0049】実施例8. 図9(a),(b)及び図10(a),(b)は発振を防止するためのマイクロ波高出力増幅器の他の実施例を示す斜視図である。図9(a)において、この発明のマイクロ波高出力増幅器ではマイクロストリップ線路2のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット10を設け、かつ、このスリット10内にはスリット10で分離されたマイクロストリップ線路2間も接続する抵抗18を設けた構成にしている。これにより、FET1のa点から発生した不要なイクロ波信号はマイクロストリップ線路6及びFET1の他端を通ってマイクロストリップ線路2に到達する。そこで2つに分かれ、一方は抵抗18を通り、もう1方はスリット10の入力端子4側を通ってもとのFET1

16

のa部に戻るようになり、抵抗18を通った不要なマイ クロ波信号はそこで減衰されるようになる。即ち、FE T1のa点から発生した不要なマイクロ波信号は再びa 点に戻るまで著しく減衰するようになる。従って、実施 例7で述べたようなFET1のa点で発生したマイクロ 波信号の振幅が再びもとに戻った時の振幅が大きくなっ てしまう発生条件を満たさなくなり、発振防止が可能と なる。図9(b)はマイクロストリップ線路2のほぼ中 央部にマイクロ波の伝ばん方向に沿って2個のスリット 10を設け、それぞれのスリット10に抵抗18を設け た場合である。このように複数個のスリット10と抵抗 18を設けることにより、発振防止できる周波数帯域を さらに広げることができる。また、図10(a)はスリ ット10をマイクロストリップ線路6にも設け、さらに 抵抗10を設けた場合であり、図10(b)は2個のF ET1を用いた場合である。このように、出力整合回路 8を構成するマイクロストリップ線路6に抵抗18を装 荷したスリット10を設けた場合であっても良く、複数 個のFET1を並べて配置した場合であってもこの発明 には変わりがない。

【0050】以上のようにマイクロストリップ線路2あるいはマイクロストリップ6のほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット10を設け、このスリット10に抵抗18を装荷することにより、FET1の一部から発生した不要なマイクロ波信号を著しく減衰させることができ、入力整合回路5及び出力整合回路8を含むFET2内で発生する発振を防止できる効果がある。なお、抵抗18はマイクロ波の伝ばん方向に沿って装荷される構成となるため、入力端子4から入射した所要なマイクロ波信号にはほとんど影響しないため増幅特性が劣化してしまうことはない。

【0051】実施例9. 図11 (a), (b) は発振を 防止するためのマイクロ波髙出力増幅器のさらに他の実 施例を示す斜視図である。図11(a)は図8で示した 実施例7と基本的な回路構成は同じであるが、この発明 ではマイクロストリップ線路2の中央部に設けたスリッ ト10を跨ぐように金属細線14を設けている。 これに より、FET1の一部から発生した不要なマイクロ波信 号がマイクロストリップ線路6及びFET1の他の部分 を通り、さらにマイクロストリップ線路2を通って再び もとに戻るまでの電気長を変えることができる。従っ て、金属細線14の位置を変えることにより、発振抑圧 できる周波数を可変できるため、スリップ10長の異な る何種類ものマイクロストリップ線路2あるいはマイク ロストリップ線路6を製作する必要がなく、1種類で済 むためマイクロ波髙出力増幅器の低下価格化が図れる利 点がある。また、この発明のマイクロ波高出力増幅器は 図11(b)に示すように抵抗18を装荷したスリット 10を跨ぐように金属細線14を設けた場合であっても 良い。この場合、FET1から発生した不要なマイクロ

50

波信号が再びもとに戻るまでの電気長及び振幅を同時に 変えることができるため、より広範囲の周波数帯に渡っ て発振防止が可能となる。

【0052】以上のように実施例7~実施例9ではマイクロ波高出力増幅器の発振防止策について述べた。以下、この発明の第三の目的である高調波抑圧について述べる。

【0053】実施例10. 図12 (a), (b) は高調 波を抑圧することができるマイクロ波高出力増幅器の一 実施例を示す斜視図であり、図中、19は髙調波に対し て1/4波長の先端開放線路である。図12(a)は出 力整合回路6を形成するマイクロストリップ線路6上の FET1との接続部近傍に高調波、例えば2倍波に対し て1/4波長の先端開放線路19が形成されるようにコ の字形のスリット17を設けたものである。この1/4 波長の先端開放線路19は高調波に対してインピーダン スがほぼ零オームとなる。このため、FET1の非線形 特性によって発生した髙調波をFET1近傍で短絡する ことができ、出力端子7に出力される高調波成分を著し く小さくすることができる。特に、2倍波に対して1/ 4波長の先端開放線路19が形成されるようなコの字形 のスリット17を設けることにより、マイクロ波高出力 増幅器の高効率化を図ることもできる。図12(b)は マイクロストリップ線路6上に2個のコの字形のスリッ ト17を用いた場合である。このように複数個のコの字 形のスリット17を用いることにより、異なる高調波に 対して1/4波長の先端開放線路19が同時に形成で き、種々の髙調波を抑圧することができる。以上のよう に、出力整合回路8を形成するマイクロストリップ線路 6上のFET1との接続部近傍に高調波に対して1/4 波長の先端開放線路が形成されるようにコの字形のスリ ット17を設けることにより、高調波成分の小さなマイ クロ波髙出力増幅器を得ることができる。

【0054】実施例11. 図13 (a), (b) は高調 波を抑圧することができるマイクロ波高出力増幅器の他 の実施例を示す斜視図である。図13(a)はマイクロ ストリップ線路6上のFET1との接続部近傍に、絶縁 体膜15を設け、さらにこの絶縁体膜15上には一端が マイクロストリップ線路6に接続され、かつ、高調波に 対して1/4波長の先端開放線路19を設けたものであ る。この1/4波長の先端開放線路19もまた、実施例 10で述べたコの字形のスリット17で形成されたもの と同じ働きがあり、高調波を抑圧することが可能とな る。図13(b)は絶縁体膜15上に長さの異なる複数 個の1/4波長の先端開放線路19を設けた場合であ り、実施例10で述べたように種々の高調波を同時に抑 圧することができる。以上のように、出力整合回路8を 形成するマイクロストリップ線路6上に絶縁体膜15を 設け、さらに絶縁体膜15上に高調波に対して1/4波 長の先端開放線路19を形成することにより、高調波を 18

抑圧することができる。また、実施例10ではコの字形のスリット17をマイクロストリップ線路6に設けることにより、マイクロストリップ線路6の特性インピーダンス及び電気長へのスリット17の影響がやや大きいのに対して、この発明のものはこのような影響がないため出力整合回路8と1/4波長の先端開放線路19とを独立に設計でき、マイクロ波高出力増幅器の設計が容易となる。

【0055】実施例12. 図14 (a) は高調波を抑圧 することができるマイクロ波高出力増幅器のさらに他の 実施例を示す斜視図であり、図14 (b) は図14

(a) の等価回路図である。この発明のマイクロ波高出 力増幅器ではマイクロストリップ線路6の出力端子7側 の一端に絶縁体膜15を設け、この絶縁体膜15上には 高調波に対して1/4波長の先端開放線路19を設けた ものである。このため、FET1から発生した髙調波は マイクロストリップ線路6の出力端子7側で短絡される ようになり、この場合も出力端子7から出力される髙調 波を抑圧することができる。しかも図14(b)に示す ようにマイクロストリップ線路6の出力端子7側の一端 にキャパシタが装荷された構成となり、このキャパシタ により、所要周波数で整合に必要なマイクロストリップ 線路6長を短くすることができる。以上のようにマイク ロストリップ線路6の出力端子7側の一端に絶縁体膜1 5を設け、この絶縁体膜15上には高長波に対して1/ 4 波長の先端開放線路19を設けることにより、髙調波 成分が小さく小形なマイクロ波高出力増幅器を得ること ができる効果がある。

【0056】なお、上記実施例1~実施例12では半導体増幅素子としてチップ状のFET1を用いた場合について述べたが、パッケージに装着されたFET1であっても良く、バイポーラトランジスタ、HBT, HEMT等の他の素子を用いてもこの発明には変わりがない。また、マイクロストリップ線路2,6を形成する基本として誘電体基板3のかわりにGaAs基板等の半導体基板を用いても良い。さらに、マイクロ波高出力増幅器として複数個の増幅器出力を合成する電力合成形の増幅器に適用しても良い。

[0057]

【発明の効果】以上のように、この発明によれば入力整合回路あるいは出力整合回路をマイクロストリップ線路で構成し、かつ、このマイクロストリップ線路上にはマイクロ波の伝ばん方向に沿ってスリットを設けることにより、入力端子から半導体増幅素子の中央部あるいは両端部までの経路長、または、これらの部分を通って出力端子に至るまでの経路長をほぼ物理的に等しくできる。これにより、半導体増幅素子の各部を同相で動作させることが可能となり、また、同相で合成することもできるためマイクロ波高出力増幅器の高出力化を図ることができる効果がある。

50

30

【0058】また、この発明によれば入力整合回路ある いは出力整合回路をマイクロストリップ線路で構成し、 かつ、マイクロ波の伝ばん方向と垂直をなすマイクロス トリップ線路の両端部にマイクロストリップ線路に直列 にキャパシタを装荷することにより、マイクロストリッ プ線路の両端部を通るマイクロ波信号の位相を進めるこ とができ、入力端子から半導体増幅素子の中央部あるい は両端部までの電気長または半導体増幅素子中央部ある いは両端部から出力端子までの電気長を電気的にほぼ等 しくできる。このため半導体増幅素子の各部を同相で動 作させることができ、かつ、同相で合成することもでき るため、出力電力の大きなマイクロ波髙出力増幅器を得 ることができる効果がある。

19

【0059】また、この発明によれば入力整合回路ある いは出力整合回路をマイクロストリップ線路で構成し、 半導体増幅素子との接続部近傍のマイクロストリップ線 路上に絶縁体膜を設けるとともに絶縁体膜上には一端が マイクロストリップ線路に接続された所要周波数帯で1 / 4 波長より短い先端開放線路を設けることにより、マ イクロストリップ線路の中央部を伝ばんするマイクロ波 20 信号の位相を遅らせることができ、入力端子から半導体 増幅素子の中央部あるいは両端部までの電気長または半 導体増幅素子の中央部あるいは両端部から出力端子まで の電気長を電気的にほぼ等しくできる。これにより、半 導体増幅素子の各部と同相で動作させることができ、ま た、同相で合成することもできるため、マイクロ波高出 力増幅器の高出力化を図ることができるとともに、先端 開放線路がマイクロストリップ線路の特性インピーダン スあるいは電気長へ与える影響が小さいためマイクロ波 高出力増幅器の設計が容易となる。

【0060】また、この発明によれば入力整合回路ある いは出力整合回路をマイクロストリップ線路で構成し、 かつ、半導体増幅素子との接続部近傍のマイクロストリ ップ線路のほぼ中央部には所要周波数帯で1/4波長よ り短い先端開放線路が形成されるようなコの字形のスリ ットを設けることにより、マイクロストリップ線路の中 央部を伝ぱんするマイクロ波信号の位相を遅らせること ができ、入力端子から半導体増幅素子の中央部あるいは 両端部までの電気長または半導体増幅素子の中央部ある いは両端部から出力端子までの電気的に等しくできる。 これにより、マイクロ波高出力増幅器の高出力化を図る ことができるとともに、通常のマイクロ波集積回路技術 によりマイクロストリップ線路と先端開放線路とを同時 に形成できるためマイクロ波髙出力増幅器の低価格化を 図ることができる。

【0061】また、この発明によれば入力整合回路をマ イクロ波の伝ばん方向と垂直をなす両端部に向かって徐 々に抵抗値が大きくなるような抵抗を直列に装荷したマ イクロストリップ線路で構成することにより、マイクロ ストリップ線路の両端部を通るマイクロ波信号を大きく 減衰させることができ、半導体増幅素子の中央部あるい は両端部に供給されるマイクロ波信号の振幅をほぼ一定 にできる。このため、半導体増幅素子の中央部あるいは 両端部を同振幅で動作させることができ、マイクロ波高 出力増幅器の高出力化を図ることができるとともに安定 化も図れる効果がある。

20

【0062】また、この発明によれば上記抵抗の一部を 金属細線で短絡することにより、抵抗でのマイクロ波の 減衰量を調整できるため、半導体増幅素子の中央部ある いは両端部に供給されるマイクロ波信号の振幅をより等 しくすることができ、マイクロ波高出力増幅器のより高 出力化が可能となる。

【0063】また、この発明によれば入力整合回路ある いは出力整合回路の少なくとも一方をマイクロストリッ プ線路で構成し、かつ、このマイクロストリップ線路の ほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット を設けることにより、半導体増幅素子の一部から発生し た不要なマイクロ波信号が出力整合回路、半導体増幅素 子の他部及び入力整合回路を介して再びもとに戻るまで の電気長を変えることができ、スリット長を適当に選ぶ ことにより、マイクロ波髙出力増幅器の発振を防止する ことができる効果がある。

【0064】また、この発明によれば入力整合回路ある いは出力整合回路の少なくとも一方をマイクロストリッ プ線路で構成し、かつ、このマイクロストリップ線路の ほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット を設けるとともに、このスリット内には抵抗を装荷する ことにより、半導体増幅素子の一部から発生した不要な マイクロ波信号が出力整合回路、半導体増幅素子の他部 及び入力整合回路を介して、再びもとに戻るまでに吸収 されるため、広帯域にわたって高安定なマイクロ波高出 力増幅器を得ることができる効果がある。

【0065】また、この発明によれば入力整合回路ある いは出力整合回路を構成するマイクロストリップ線路の ほぼ中央部にマイクロ波の伝ばん方向に沿ってスリット を設け、かつ、このスリットを跨ぐように設けられた金 属細線でマイクロストリップ線路局部間を接続すること により、半導体増幅素子の一部から発生した不要なマイ クロ波信号が再びもとに戻るまでの電気長を可変するこ とができ、種々の周波数の発振に対して対応することが できるため、マイクロ波高出力増幅器の安定化を図るこ とができるとともに低価格化も図れる利点がある。

【0066】また、この発明によれば出力整合回路をマ イクロストリップ線路で構成し、かつ半導体増幅素子と の接続部近傍のマイクロストリップ線路上に、高調波に 対して1/4波長の先端開放線路が形成されるようにコ の字形のスリットを設けることにより、髙調波を短絡す ることができ、高調波の小さなマイクロ波高出力増幅器 を得ることができる効果がある。

【0067】さらに、この発明によれば出力整合回路を

マイクロストリップ線路で構成し、半導体増幅素子との接続部近傍のマイクロストリップ線路上に、絶縁体膜を設け、かつ、この絶縁体膜上には一端がマイクロストリップ線路に接続された高調波で1/4波長の先端開放線路を設けることにより、先端開放線路がマイクロストリップ線路の特性インピーダンス、電気長に影響を与えることなく高調波を短絡することができ、マイクロ波高出力増幅器の高調波を抑圧できるとともに、増幅器設計が容易となる利点がある。

【0068】さらに、また、この発明によれば出力整合 回路を構成するマイクロストリップ線路の出力端子側の一端に絶縁体膜を設け、かつ、この絶縁体膜上には一端 がマイクロストリップ線路に接続された高調波で1/4 波長の先端開放線路を設けることにより、高調波を短絡 することができるとともにマイクロストリップ線路の長さを短くすることができ、マイクロ波高出力増幅器の高 調波を抑圧することができるとともに小形化が図れる効果がある。

【図面の簡単な説明】

【図1】この発明の一実施例を示すマイクロ波高出力増 幅器の斜視図である。

【図2】この発明の他の実施例を示すマイクロ波高出力 増幅器の斜視図である。

【図3】この発明のまた他の実施例を示すマイクロ波高 出力増幅器の斜視図である。

【図4】この発明のまた他の実施例を示すマイクロ波高 出力増幅器の斜視図である。

【図5】この発明のまた他の実施例を示すマイクロ波高 出力増幅器の斜視図である。

【図6】この発明のまた他の実施例を示すマイクロ波高出力増幅器の斜視図である。

【図7】この発明のまた他の実施例を示すマイクロ波高 出力増幅器の斜視図である。

【図8】この発明のまた他の実施例を示すマイクロ波高 出力増幅器の斜視図である。

【図9】この発明のまた他の実施例を示すマイクロ波高

出力増幅器の斜視図である。

【図10】この発明のまた他の実施例を示すマイクロ波高出力増幅器の斜視図である。

22

【図11】この発明のまた他の実施例を示すマイクロ波 高出力増幅器の斜視図である。

【図12】この発明のまた他の実施例を示すマイクロ波高出力増幅器の斜視図である。

【図13】この発明のさらに、他の実施例を示すマイクロ波高出力増幅器の斜視図である。

0 【図14】この発明のさらに、また、他の実施例を示す マイクロ波高出力増幅器の斜視図及び等価回路図である。


【図15】従来のマイクロ波高出力増幅器の斜視図であ ろ

【図16】マイクロ波信号の流れを表わすモデル図であ ろ


【符号の説明】

- 1 FET
- 2 マイクロストリップ線路
- 20 3 誘電体基板
 - 4 入力端子
 - 5 入力整合回路
 - 6 マイクロストリップ線路
 - 7 出力端子
 - 8 出力整合回路
 - 9 金属細線
 - 10 スリット
 - 11 スリット
 - 12 スリット
- 30 13 キャパシタ
 - 14 金属細線
 - 15 絶縁体膜
 - 16 先端開放線路
 - 17 コの字形のスリット
 - 18 抵抗
 - 19 1/4波長の先端開放線路

【図2】









- 1: F E T 2:マイクロ ストリップ 株路
 - - 7:出力巡子
- 3: 誇電体基板 4:入力端子
- 8: 出力整合回路


【図4】





15: 絶縁体膜 16:先蹦開放線路

【図3】




(b) 3 <u>8</u> <u>5</u>

> 12: スリット 13:キャパシタ

14:金属細線

【図15】



1: FET

2:マイクロストリップ録路

3:誘電体基板

4:入力腦子


5:入力整合回路


6:マイクロストリップ検路


7:出力端子


8: 出力整合回路


9:金属細線

















19:1/4波長の先端開放練路







【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成13年4月20日(2001.4.20)

【公開番号】特開平7-307626

【公開日】平成7年11月21日(1995.11.21)

【年通号数】公開特許公報7-3077

【出願番号】特願平6-98615

【国際特許分類第7版】

H03F 3/60

H01P 5/02 5/08

3/00

5/12

H03F 3/20

[FI]

H03F 3/60

H01P 5/02

Α

5/08

L

5/12

H03F 3/20

【手続補正書】

【提出日】平成12年5月11日(2000.5.11)

【手続補正1】

【補正対象售類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

[0022]

【作用】この発明に係るマイクロ波高出力増幅器の実施例1では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路に、マイクロ波の伝ばん方向に沿ってスリットを設けることにより、FETの各部を通る入力端子から出力端子までの経路長即ち電気長をほぼ一定にできる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0025

【補正方法】変更

【補正内容】

【0025】また、この発明に係るマイクロ波高出力増幅器の実施例4では入力整合回路あるいは出力整合回路を構成するマイクロストリップ線路のFETとの接続部近傍にコの字形のスリットを設けることにより、簡単な構成でマイクロストリップ線路上の位相を調整でき、FETの各部を通る入力端子から出力端子までの電気長をほぼ一定にできる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0035

【補正方法】変更

【補正内容】

【0035】次に動作について説明する。入力端子4か ら入射したマイクロ波信号はマイクロストリップ線路2 からなる入力整合回路5を通り、FET1の中央部及び 両端部に同相で供給され、そこでそれぞれ増幅される。 さらに増幅されたそれぞれのマイクロ波信号はマイクロ ストリップ線路6からなる出力整合回路8を介して同相 で合成され、出力端子7を介してアンテナ等の負荷へ供 給されるようになる。なお、マイクロストリップ線路 2、6へ設けたスリット10、11は細長い形状として おり、しかもマイクロ波の伝ぱん方向に沿って設けられ ているため、この発明のマイクロ波髙出力増幅器で用い ているマイクロストリップ線路2,6の特性インピーダ ンス及び電気長はスリット10,11のないものとほぼ 等しくなるため、増幅器特性へ与えるスリット10,1 1の影響は非常に小さい。以上に述べたように、この発 明のマイクロ波髙出力増幅器では入力整合回路5、出力 整合回路8を構成するマイクロストリップ線路2,6上 にそれぞれスリット10, 11を設けることにより、F ET1の中央部及び両端部を通る入力端子4から出力端 子7までのマイクロ波の経路長をほぼ等しくすることが できる。従って、FET1の中央部及び両端部を同相で 動作させることができ、かつ、FET1で増幅されたマ イクロ波信号<u>を</u>同相で合成できるため髙出力化を図るこ とができる利点がある。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正内容】

【0036】なお、上記実施例ではマイクロストリップ 線路2,6上にそれぞれ3個のスリット10,11を設 けた場合について示したが、この発明のマイクロ波高出 力増幅器では図2に示すように、それ以上のスリット1 0, 11を設けた場合であっても良い。このように多数 のスリット10, 11をマイクロストリップ線路2, 6 上に設けることにより、FET1の各部をより同相で動 作させることができ、また、FET1の各部で増幅され たマイクロ波信号をより同相で合成することができるた め、さらに髙出力化が可能となる。また、スリット1 0,11をマイクロストリップ線路2,6にそれぞれ設 けた場合について述べたが、いずれか一方に設けた場合 であっても良い。この場合、スリット10,11をマイ クロストリップ線路2,6にそれぞれ設けたものよりは やや出力が低下するが、スリット10,11を設けない ものよりは出力向上が図れる。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0041

【補正方法】変更

【補正内容】

【0041】図4(a)に示す実施例ではマイクロスト リップ線路2の中央部を通るマイクロ波の位相を遅らせ るのに1個の先端開放線路16を用いた場合について示 したが、図4(b)に示すように中央部から両端部にな るほど長さが短くなる複数個の先端開放線路16を用い た場合であっても良い。このような構成にすることによ り、入力端子4からFET1の各部へ到達するマイクロ 波の位相をより等しくすることができ、より高出力化を 図ることができる。また、これらの実施例ではマイクロ ストリップ線路2にのみ先端開放線路16を設けた場合 について述べたが、マイクロストリップ線路6に先端開 放線路16を設けた場合であっても良く、これらのマイ クロストリップ線路2,6上に先端開放線路16を実現 するにはモノリシックマイクロ波集積回路技術等を用い ることにより容易である。なお、図3(a)、(b)に 示した実施例2ではマイクロストリップ線路2の両端部 を通るマイクロ波の位相を進ませてFET1の各部に到 達する位相を等しくするのに対して、図4(a)、

(b) に示す実施例3ではマイクロストリップ線路2の中央部を通るマイクロ波の位相を遅らせてFET1の各部に到達する位相を等しくしている。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】以上述べた実施例1~実施例4では入力端4から出力端子7までのFET1の中央部及び両端部を通るマイクロ波の経路長を等しくすることによりマイクロ波高出力増幅器の高出力化を図る方法について述べた。しかし、さらに高出力化を図るにはFET1の各部を同相、同振幅で動作させ、かつ、FET1からの出力を同相、同振幅で合成する必要がある。以下、FET1の各部を同振幅で動作させるための実施例について述べる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0055

【補正方法】変更

【補正内容】

【0055】実施例12.

図14(a)は髙調波を抑圧することができるマイクロ 波髙出力増幅器のさらに他の実施例を示す斜視図であ り、図14 (b) は図14 (a) の等価回路図である。 この発明のマイクロ波高出力増幅器ではマイクロストリ ップ線路6の出力端子7側の一端に絶縁体膜15を設 け、この絶縁体膜15上には高調波に対して1/4波長 の先端開放線路19を設けたものである。このため、F ET1から発生した高調波はマイクロストリップ線路 6 の出力端子7側で短絡されるようになり、この場合も出 力端子7から出力される高調波を抑圧することができ る。しかも図14(b)に示すようにマイクロストリッ プ線路6の出力端子7側の一端にキャパシタが装荷され た構成となり、このキャパシタにより、所要周波数で整 合に必要なマイクロストリップ線路6長を短くすること ができる。以上のようにマイクロストリップ線路6の出 力端子7側の一端に絶縁体膜15を設け、この絶縁体膜 15上には高調波に対して1/4波長の先端開放線路1 9を設けることにより、髙調波成分が小さく小形なマイ クロ波高出力増幅器を得ることができる効果がある。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.